在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10005|回复: 6

新手问题:标准单元库包含了哪些文件?

[复制链接]
发表于 2009-3-21 11:39:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位好,刚刚学习后端,学校里软件是比较齐的,但不知道手上的库文件齐不齐,想问问:
1.我们是做数字设计的,需要cadence上的标准单元库,那么一套cadence的标准单元库包括了哪些文件?
2.我看design compiler的user guide说DC可以生成门级网表,但似乎没有看到生成的指令,它的design example也没有提及。那么门级网表是compile之后自动生成的吗?或是需要什么指令?
新手,一些概念还不清楚,希望各位指点迷津!
发表于 2009-3-22 18:57:07 | 显示全部楼层
1)数字标准单元库(std cell)一般是由foundry提供的或者用artisan提供的,包括网表verilog(.v)、lib(.lib/.db)、还有一些测试和后端的东西,比如空的gds/lef
2)design compiler就是生成门级网表用的,工具调用命令:dc_shell-xg-t,然后通过脚本读入输入文件和设置环境,就可以跑综合了;可以看DC的帮助文档、user guide
发表于 2009-11-11 11:17:30 | 显示全部楼层
真是长见识了
发表于 2010-7-15 15:18:41 | 显示全部楼层
真是收获不少
发表于 2011-1-4 16:44:32 | 显示全部楼层
学习下
发表于 2011-1-10 10:49:47 | 显示全部楼层
.lib .lef .v
分别为逻辑库,物理库,仿真库
一些DSM工艺的还有.capTbl,.cdb,用来做RC-Etraction,signal integrity
发表于 2016-4-17 05:01:54 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:31 , Processed in 0.023397 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表