设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何利用Verilog写好状态机！！

12 / 2 页

返回列表发新帖

楼主: yuedx

如何利用Verilog写好状态机！！

发表于 2010-12-4 14:06:28 | 显示全部楼层

谢谢楼主分享

回复支持反对

使用道具举报

发表于 2010-12-5 07:12:02 | 显示全部楼层

keep it up, thx.

回复支持反对

使用道具举报

发表于 2010-12-6 20:49:18 | 显示全部楼层

谢谢啦~！

回复支持反对

使用道具举报

发表于 2010-12-7 14:29:44 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2010-12-7 17:25:12 | 显示全部楼层

为什么打家都用这种方式来挣钱？技术不能共享吗？中国和国外的区别就是自己会的不给别人！！！所以导致中国几千年的文化留给后人就猜.......

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-7 19:43:52 | 显示全部楼层

ddddddddddddddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-22 18:14 , Processed in 0.013164 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表