在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: USTM

请教一下:关于sansen的analog design essentials上的问题

[复制链接]
发表于 2010-3-28 23:20:54 | 显示全部楼层
学习了,lz有中文电子版本的。
发表于 2015-6-9 10:55:40 | 显示全部楼层
遇到了相同的疑惑。

个人理解是,当RL小于RLC时,IL不变。因此,RL增大时,VOUT会降低。电路ROUT等于RL与mos管自身的电阻并联,因此ROUT会增大。所以IOUT会降低。IL不变,IOUT降低,因此IDS变大。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 07:26 , Processed in 0.012646 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表