请教一下:关于sansen的analog design essentials上的问题

mickey1999

学习了，lz有中文电子版本的。

skylinexl

遇到了相同的疑惑。

个人理解是，当RL小于RLC时，IL不变。因此，RL增大时，VOUT会降低。电路ROUT等于RL与mos管自身的电阻并联，因此ROUT会增大。所以IOUT会降低。IL不变，IOUT降低，因此IDS变大。