请教：FPGA设计的可靠性如何保证和验证？

pengsn

产品中设计应用到了FPGA芯片，FPGA设计的可靠性如何保证和验证？
    遍寻论坛，没找到相关的资料（也可能是我看得不够仔细），痛苦呀。
    有哪位参与过FPGA产品化设计和测试的大大能跳出来指点一下
    谢谢啊！

humann

I think the flow should be same as asic, but not so hard, because the fpga can be re-progrommed later.

pengsn

谢谢humann的答复。
    我个人也是觉得FPGA设计与ASIC设计有很多相通的地方，但是对于ASIC设计来说，会有很多设备可以直接检查ASIC设计的正确性（特别是内部电路）；但是对于FPGA设计，通常只能测试IO部分，且由于非ASIC设计，也会缺少那些专门进行裸片测试等设备。所以，在基本无专用测试设备（只有示波器，逻辑分析仪等常规硬件设计测试设备）条件下，该如何检测FPGA设计的可靠性呢？
    另：FPGA虽然可以重新编译下载解决Bug，但是作为产品，在客户处出现了问题影响不好，也会被竞争对手作为攻击点。所以，FPGA的Bug还是需要尽量在研发阶段解决的。

tianhang

可综合性好的RTL编码
较低级别的仿真（波形图），主要发现功能上的错误
适当的时序约束
测试平台（摸索中……）
板级测试（signalTap不错）

一步步来吧，个人理解

power_comba

是这样的，验证只能找出你的代码和你想要的功能之间的差异，如果你的仿真用例够多购全，这个问题是能解决的，
但更麻烦的是你对需求的理解本身可能就有问题，另，FPGA自身也是有缺陷的，就算你的逻辑代码正确也不能保证器件不出问题．

所以这个问题要分开来看，要保证ＦＰＧＡ设计的可靠性，不但要ＲＴＬ代码功能正确，还要考虑很多其他因素．如容错处理，单板架构等．

shyhard

只能凭感觉了

shyhard

这得慢慢感觉

shyhard

think the flow should be same as asic, but not so hard, because the fpga can be re-progrommed later

shyhard

think the flow should be same as asic, but not so hard, because the fpga can be re-progrommed later

shyhard

think the flow should be same as asic, but not so hard, because the fpga can be re-progrommed later