设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《精通Verilog HDL：IC设计核心技术实例详解》 ...
1234
返回列表 发新帖
楼主: hsuda876

《精通Verilog HDL：IC设计核心技术实例详解》

[复制链接]
qchpanna
发表于 2010-3-30 10:34:28 | 显示全部楼层
写下啊
谢谢啊
回复 支持 反对

举报

qchpanna
发表于 2010-3-30 10:42:18 | 显示全部楼层
太贵了，终于下完了啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ran554300274
发表于 2010-10-22 17:28:31 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

barca_zx
发表于 2012-4-16 18:45:28 | 显示全部楼层
有清晰点的没啊。
回复 支持 反对

举报

zhouxf003
发表于 2020-7-11 20:18:08 | 显示全部楼层
这么不清楚，还搞这么多part，坑
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 00:43 , Processed in 0.015745 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表