在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: yangywxm

基于FPGA的17阶FIR滤波器VHDL代码及16页说明文档

[复制链接]
发表于 2011-5-22 21:42:13 | 显示全部楼层
好东西
发表于 2011-5-30 21:51:17 | 显示全部楼层
不错啊,谢谢!
发表于 2011-7-5 23:19:28 | 显示全部楼层
这个设计中,dff8的输出是一个std_logic_vector类型,而add889的输入是signed类型,这是如何转换过去的呢?
发表于 2011-8-18 22:44:57 | 显示全部楼层
谢谢楼主了。
发表于 2011-8-21 00:48:51 | 显示全部楼层
thanks very much'
发表于 2012-1-5 22:33:29 | 显示全部楼层
谢谢楼主!
发表于 2012-9-3 19:20:26 | 显示全部楼层
good!!!
发表于 2013-1-15 09:57:46 | 显示全部楼层
先谢谢分享
发表于 2013-1-15 09:58:22 | 显示全部楼层
谢谢楼主无私的分享
发表于 2014-5-15 11:33:10 | 显示全部楼层
学习进步
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 09:45 , Processed in 0.027162 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表