设计就是验证，验证就是设计 - humann的感悟

ztwhzy · 发表于 2013-1-18 15:18:07

aaaaaaaaaaaaaaaaaaaaaaa看看

archillios · 发表于 2013-1-18 16:46:10

upupup

archillios · 发表于 2013-1-18 16:58:40

楼上有位说的有道理，做路由器芯片的验证，和做低端消费芯片验证，要求、方法都大不一样。

wei888555 · 发表于 2013-1-18 20:22:22

讲的很不错

goco · 发表于 2013-9-1 20:38:47

可靠性不是验证出来的，是设计出来的。验证是把设计中潜在的风险bug挑出来，如果一个设计一开始就非常糟糕，那会导致验证根本就不会收敛。现在好多公司是前松后紧，对设计很宽泛，没有约束，有的设计甚至是C语言式的写法。verilog 建模能力很强大，但是对于design来说一定是有约束的写法，一个寄存器，一个总线结构，一个计数器，一个异步处理方式都是固定的verilog写法，不容发挥verilog的想象力，如果你要发挥verilog语言的建模能力，那就尽情的在体现在你的testbench里边吧。