请教：如何在ucf文件中插入I/O电平（电源和地）？

keppel7000 · 发表于 2009-1-15 09:34:57

您需要登录才可以下载或查看，没有账号？注册

x

我在做FPGA验证时发现我有两个输出的引脚被时钟信号给串扰了，就像没有接地一样，这个问题有没有兄弟能帮我解决？
我怀疑可以是FPGA的内部引脚没接地，请问如何在UCF文件中加入电源和地？最好能给代码。。。
小弟不胜感激！！

gloryice · 发表于 2009-1-16 20:37:37

可以在图形界面里设啊，不一定要用文本格式的吧~
为了节省功耗很多没用的管脚默认都是接地的~

站长推荐 /2