设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Clock Domain Crossing (CDC) Design & Verification ...

1 2 3 4 56 / 6 页

发新帖

楼主: harold

Clock Domain Crossing (CDC) Design & Verification

发表于 2014-1-10 11:30:10 | 显示全部楼层

提供一个相关的参考

Clock Domain Crossing Glitch Detection Using Formal Verification.docx

72.58 KB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

发表于 2014-1-10 12:22:47 | 显示全部楼层

另一个相关的参考：
Understanding clock domain crossing issues

在网上可以免费搜索参考

回复支持反对

发表于 2014-1-10 12:32:42 | 显示全部楼层

希望这个资料也有所帮助：

on the cross-clock-domain metastability and related circuit

What is metastability.docx

311.55 KB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

1 2 3 4 56 / 6 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 11:13 , Processed in 0.015515 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表