[ systemverilog ]瑞典硕士论文（115页）

tomyang2008 · 发表于 2009-1-7 21:28:55

您需要登录才可以下载或查看，没有账号？注册

x

好文章共分享!

论文标题
Evaluation on how to use SystemVerilog as a design and assertion language

xjtuzhx · 发表于 2009-1-7 22:04:50

提示: 作者被禁止或删除内容自动屏蔽

lufeng21cn · 发表于 2009-1-7 23:14:27

看上去貌似不错的样子，看看

CunjieSong · 发表于 2009-1-8 00:43:46

非常感谢啊

mayongwang · 发表于 2009-1-9 00:36:11

感谢分享

mayongwang · 发表于 2009-1-9 00:37:37

学习谢谢了

fujing0813 · 发表于 2009-1-9 03:46:40

好书，谢谢

iseesky · 发表于 2009-1-9 21:51:35

good!

jaco.yang · 发表于 2009-1-10 17:52:49

Good! Thanks a lot!

opqfeixue · 发表于 2009-1-14 13:22:47

谢谢了！！！

xjtuzhx xjtuzhx 当前离线积分 4 头像被屏蔽	发表于 2009-1-7 22:04:50 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xjtuzhx xjtuzhx 当前离线积分 4 头像被屏蔽
	回复支持反对举报

站长推荐 /1