设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Coding for Logic Synthesis

发新帖

查看: 2035|回复: 8

Verilog Coding for Logic Synthesis

发表于 2009-1-6 08:57:16 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

英文版，共334页

334, Logic, 英文版

Verilog Coding for Logic Synthesis.rar

954.3 KB, 下载次数: 67 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2009-1-6 08:59:39 | 显示全部楼层

:handshake

回复支持反对

发表于 2009-1-6 16:11:16 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2009-2-3 05:10:05 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2009-2-17 16:44:16 | 显示全部楼层

谢谢lz

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-2-17 16:47:18 | 显示全部楼层

正想要这方面的资料，谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-6-16 08:09:49 | 显示全部楼层

good, thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-19 22:43:30 | 显示全部楼层

very good analog courceware

thanks for share!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-6-20 10:40:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:42 , Processed in 0.025461 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表