设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请教：关于全差分叠接放大器的设计
12
返回列表 发新帖
楼主: pp_cool

请教：关于全差分叠接放大器的设计

[复制链接]
moorehuang
发表于 2009-5-6 22:39:16 | 显示全部楼层
2楼的是不是仿真时负载比较小？
.18应该很容易就把增益做上去了
回复 支持 反对

举报

pp_cool
 楼主| 发表于 2009-10-20 14:06:01 | 显示全部楼层
谢谢各位了。。小弟已经做完了，在上面加了几个偏置电路
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

oorangee
发表于 2012-6-3 16:46:47 | 显示全部楼层
回复 6# jianbinma

同问一下啊，是ALLE书的第六章CMOS运算放大器么？？这个提问的貌似是学长，每年题目都一样的
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-3 17:36 , Processed in 0.091033 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表