|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
目标器件: XILINX VII 6000 FPGA
要 求: 1) 系统时钟频率要求大于100MHZ;
2) 循环叠代64次处理以使面积最小;
3) 64个周期左右完成一次512bit数据的处理;
我采用CSA + CLA结构实现四个32bit数A,T,X,Function值相加,然后将结果循环左移S位后再和32位数B相加,但是无论如何优化也达不到100MHz,看来必须对算法进行优化,请问有何高招? |
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2004-9-2 16:49:31
