设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用VHDL实现的扩频码捕获跟踪程序
1234
返回列表 发新帖
楼主: jkwzh

用VHDL实现的扩频码捕获跟踪程序

[复制链接]
发表于 2013-12-30 16:38:50 | 显示全部楼层
哥们，这个有verilog的吗？
回复 支持 反对

使用道具 举报

发表于 2014-3-29 14:12:25 | 显示全部楼层
看看好不好用
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-6-13 22:03:36 | 显示全部楼层
是verilog的就好了
回复 支持 反对

使用道具 举报

lsjxyp
发表于 2014-6-13 22:04:19 | 显示全部楼层
有verilog语言实现的吗？
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 14:20 , Processed in 0.012063 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表