SpectreVerilog模数混仿ADC

xizi123xizi

我做了spectreverilog仿真，遇到了一个问题。它所涉及到的verilog程序在modelsim中明明能够编译成功，但是在该软件中总是遇到问题，无法区别模拟数字部分。错误提示为：*Error* lineread/read: syntax error encountered in input
SYNTAX ERROR found at line 8 column 2 of file *ciwInPort*
*Error* lineread/read: syntax error encountered in input
请大侠帮忙解决一下吧。都快头疼死了

donnie

:victory: :victory: :victory:

ycfclcr

希望学习一下

lyaang

学习学习，正需要。谢谢

hsn

thank you very much~................

hustlinjh

thanksQ!

lizpmemory

xiexie

kennyg8304

thanks a lot

navyhu

no money no good
show me the money

yuan_sheng

看看说些什么