SpectreVerilog模数混仿ADC

xizi123xizi · 发表于 2008-12-5 19:42:56

我做了spectreverilog仿真，遇到了一个问题。它所涉及到的verilog程序在modelsim中明明能够编译成功，但是在该软件中总是遇到问题，无法区别模拟数字部分。错误提示为：*Error* lineread/read: syntax error encountered in input
SYNTAX ERROR found at line 8 column 2 of file *ciwInPort*
*Error* lineread/read: syntax error encountered in input
请大侠帮忙解决一下吧。都快头疼死了

donnie · 发表于 2008-12-5 22:13:59

:victory: :victory: :victory:

ycfclcr · 发表于 2008-12-16 02:28:11

希望学习一下

lyaang · 发表于 2008-12-25 11:19:31

学习学习，正需要。谢谢

hsn · 发表于 2009-1-17 00:01:20

thank you very much~................

hustlinjh · 发表于 2009-1-17 01:02:58

thanksQ!

lizpmemory · 发表于 2009-1-18 17:40:33

xiexie

kennyg8304 · 发表于 2009-1-18 19:47:34

thanks a lot

navyhu · 发表于 2009-1-18 20:41:22

no money no good
show me the money

yuan_sheng · 发表于 2009-1-19 11:11:14

看看说些什么

SpectreVerilog模数混仿ADC

希望学习一下

站长推荐 /2