在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7890|回复: 35

几篇16位 pipeline ADC的IEEE的论文

[复制链接]
发表于 2008-11-21 21:16:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做pipeline ADC的朋友们 不要错过啊!
标题如下:
A 16b 65MSps Pipeline ADC Core with 230fs Clock Jitter in 3.3v sige bicmos from simulaton to silicon

a blind identification algorithm for digital calibra of pipelined adc

A Calibration Algorithm for a 16-bit Multi-path Pipeline ADC

Design Techniques for INL and Jitter Prediction of a 3.3v 16b 65msps pipeline adc

16bit Pipeline ADC.rar

1.53 MB, 下载次数: 304 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2008-11-21 21:19:09 | 显示全部楼层
有没有人有PipelineADC数字校正的paper啊?
发表于 2008-11-21 21:24:15 | 显示全部楼层
真的很好,,,谢谢了


作技术要不断学习
发表于 2008-12-12 17:19:09 | 显示全部楼层
高分辨率 pipeline ADC对第一级要求很高,一般用什么方法处理?
研究pipeline ADC架构的那位知道?
发表于 2008-12-13 10:05:52 | 显示全部楼层
good,thanks.
发表于 2008-12-13 12:20:04 | 显示全部楼层
ddddddddddddd
发表于 2008-12-20 06:19:17 | 显示全部楼层
bu cuo   ,,,,,
发表于 2008-12-21 15:59:21 | 显示全部楼层
谢谢楼主!
发表于 2008-12-21 17:01:28 | 显示全部楼层
不错,看看,对比一下差距
发表于 2009-2-18 23:38:05 | 显示全部楼层
thanks!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:55 , Processed in 0.023089 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表