在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6633|回复: 13

Verilog A仿真环境如何配置?

[复制链接]
发表于 2008-11-20 14:33:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位高手:我已经写好了verilog A代码,在Cadence Spectre中进行行为级仿真环境需要哪些配置?比如需建立什么文件,进入什么目录等等。操作步骤如何?谢谢!
发表于 2008-11-24 08:37:10 | 显示全部楼层
头像被屏蔽
发表于 2008-12-1 02:39:03 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-12-2 10:29:47 | 显示全部楼层
是用于编程仿真的啊,这个在在线帮助文档中,有说明的
发表于 2009-3-17 16:31:41 | 显示全部楼层
发表于 2009-3-18 14:00:38 | 显示全部楼层
我也不会。帮LZ顶起。
发表于 2009-3-19 18:06:13 | 显示全部楼层

ddddddddd

www.boying888.com  博盈娱乐   www.betying.net   博盈娱乐   www.bw668.com   www.888baijiale.com   www.boying-8.cn
www.by258.net    www.boyingguoji.cn
  www.178ddz.com
发表于 2009-3-20 23:59:32 | 显示全部楼层
直接跑不可以嘛???  cadence支持的呀
发表于 2009-4-10 17:23:08 | 显示全部楼层
you can use spectreverilog
发表于 2009-4-10 20:00:50 | 显示全部楼层
同问,有图文最好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 14:50 , Processed in 0.045990 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表