在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 22709|回复: 14

请教各位:为什么带隙用三极管不用二极管啊?

[复制链接]
发表于 2008-11-19 19:12:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
这个问题好像有点。。呵呵,想不明白所以上来请教。
发表于 2008-11-19 20:20:48 | 显示全部楼层
有的                 。
回复 支持 反对

使用道具 举报

发表于 2008-11-19 20:58:23 | 显示全部楼层
大概是三极管的集级可以连在一起,减小失配
回复 支持 反对

使用道具 举报

发表于 2008-11-19 23:03:01 | 显示全部楼层
有点意思

三管能隙的第三个管不能是二极管吧?!如果另两个用二极管做,第三个管的BE结与二极管上的压降怎么算,因为第三个管的基极与阳极连在一起

还有一点,就是一般的能隙电路,基极连在一起,保证VBE1+I*R=VBE2,这个一般是用来设置电流的。如果用二极管,不能保证他们的阳极电位是一样的。

个人猜测,仅供参考。
回复 支持 反对

使用道具 举报

发表于 2008-11-23 21:09:22 | 显示全部楼层
应该是工艺自身的原因,diode在标准的cmos工艺中制造不是很方便,控制比较困难,而vpnp是标准工艺中的寄生器件,性能稳定。而且大多数工艺中,PNP比二极管有更好的温度特性有更低的噪声
回复 支持 1 反对 0

使用道具 举报

发表于 2008-11-24 13:41:04 | 显示全部楼层
支持楼上的兄弟。
回复 支持 反对

使用道具 举报

发表于 2008-11-25 09:05:27 | 显示全部楼层
恩,应该是工艺问题。
回复 支持 反对

使用道具 举报

发表于 2011-1-1 18:48:30 | 显示全部楼层
其实n-well工艺中二极管也就是一个三极管,你可以画个版图试试,因为p-sub时钟接地,所以你的pn结的p端只能做在n-well里
回复 支持 1 反对 0

使用道具 举报

发表于 2011-1-2 10:57:05 | 显示全部楼层
看版图的话其实就是一个pn结吧
回复 支持 反对

使用道具 举报

发表于 2011-1-2 12:31:51 | 显示全部楼层
本帖最后由 guang3000 于 2011-1-2 12:32 编辑

查了下书,在扎维535页里面提到在标准CMOS工艺里,正偏的PN结是个PNP管(衬底接地),会有电流流向衬底,结构实际和VPNP是一样的。不知道厂家建PN结的模型的时候是怎么考虑的。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 06:50 , Processed in 0.020300 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表