设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经典的AES3解码源码（verilog＋vhdl）＋详细PDF（绝对好 ...

1 ... 10 11 12 13 14 15 16 1718 / 18 页

返回列表发新帖

楼主: hanlei7281

经典的AES3解码源码（verilog＋vhdl）＋详细PDF（绝对好东西）

发表于 2019-4-30 20:23:56 | 显示全部楼层

thnx!

回复支持反对

使用道具举报

发表于 2021-2-25 12:00:35 | 显示全部楼层

3q very 牧场

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-3-8 01:35:21 | 显示全部楼层

thanks for share it

回复支持反对

使用道具举报

发表于 2021-3-19 11:51:37 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

发表于 2021-4-21 11:38:46 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-4-26 10:16:18 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-8-19 13:56:00 | 显示全部楼层

赞 xilinx官方提供的代码 n多年了正在做的项目还在使用这个代码

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-1-6 09:32:48 | 显示全部楼层

太感谢楼主了，十分谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 ... 10 11 12 13 14 15 16 1718 / 18 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-19 10:53 , Processed in 1.292106 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表