在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5712|回复: 30

一本专门讲述基于状态机的Verilog数字电路设计

[复制链接]
发表于 2008-11-8 18:24:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FSM based Digital Design using Verilog HDL
# 2008 John Wiley & Sons, Ltd. ISBN: 978-0-470-06070-4

Wiley - FSM based Digital Design using Verilog HDL, Minns P., Elliott I. (2008).part1.rar

1.24 MB, 下载次数: 275 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Wiley - FSM based Digital Design using Verilog HDL, Minns P., Elliott I. (2008).part2.rar

918.74 KB, 下载次数: 281 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-11-8 23:09:35 | 显示全部楼层
挺好的
呵呵
谢谢
要是压缩成一个包就更好了
呵呵!
发表于 2008-11-9 01:06:49 | 显示全部楼层
好东西,谢谢
发表于 2008-11-9 16:56:25 | 显示全部楼层
push i want
发表于 2008-11-9 17:10:02 | 显示全部楼层
东西不错,谢谢
发表于 2008-11-9 22:35:11 | 显示全部楼层

楼主

定你的贴了。。。。
努力哦
发表于 2008-11-11 08:04:21 | 显示全部楼层
发表于 2008-11-11 13:41:34 | 显示全部楼层
正需要,下下来看看
发表于 2008-11-11 13:50:36 | 显示全部楼层
不错,多谢了
发表于 2008-11-15 23:13:12 | 显示全部楼层
非常好的资料   我收下了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-19 15:37 , Processed in 0.117078 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表