EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog PLI Introduction

12 / 2 页

楼主: hardstone_china

Verilog PLI Introduction

[复制链接]

kuangjianghua

发表于 2010-3-16 13:07:58 | 显示全部楼层

好东西，谢谢分享

回复支持反对

kuangjianghua

发表于 2010-3-16 13:09:25 | 显示全部楼层

好东西，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

liuxian

发表于 2010-4-4 10:54:44 | 显示全部楼层

好东西，谢谢分享

回复支持反对

ruozhuo

发表于 2010-6-5 15:16:49 | 显示全部楼层

好东西，谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

icfans3

发表于 2011-1-15 17:10:22 | 显示全部楼层

谢谢LZ分享~~~

EETOP创芯人才网简历投递入口

回复支持反对

CNC

发表于 2011-3-15 09:18:05 | 显示全部楼层

haodongxi

EETOP创芯人才网职位发布入口

回复支持反对

sherry_kk

发表于 2015-2-24 12:33:29 | 显示全部楼层

kkkkkkkkkkkkk

EETOP创芯人才网简历投递入口

回复支持反对

search_explore

发表于 2015-6-8 23:46:24 | 显示全部楼层

看一看！谢谢.

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 19:41 , Processed in 0.019093 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Verilog PLI Introduction

站长推荐 /1