设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口uart的vhdl，verilog，lattic实现原码，逻辑设计的 ...
1 ...34567891011
返回列表 发新帖
楼主: lizhenxing007

串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料

[复制链接]
ruitian2008
发表于 2015-12-2 10:00:00 | 显示全部楼层
回复 1# lizhenxing007


谢谢分享！！！
回复 支持 反对

举报

玉林枫
发表于 2017-8-15 13:58:41 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

kimluanpklu
发表于 2017-9-24 15:19:03 | 显示全部楼层
謝謝分享
回复 支持 反对

举报

shingang2001
发表于 2017-9-26 01:05:14 | 显示全部楼层
很切和實用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gongchengshi
发表于 2020-1-20 22:18:32 | 显示全部楼层
顶一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...34567891011
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 13:56 , Processed in 0.015504 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表