设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synopsys公司的SystemVerilog培训ppt

1 ... 43 44 45 464748 49 50 51 ... 53 / 53 页下一页

发新帖

楼主: 0xffff

Synopsys公司的SystemVerilog培训ppt

发表于 2011-12-27 13:18:53 | 显示全部楼层

感谢共享啊

回复支持反对

发表于 2011-12-27 14:05:54 | 显示全部楼层

好文頂 ``

回复支持反对

发表于 2012-1-3 21:29:42 | 显示全部楼层

thank u for sharing

回复支持反对

发表于 2012-2-7 16:15:19 | 显示全部楼层

Synopsys公司的培训资料给力，谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-2-9 15:27:07 | 显示全部楼层

什么东西啊，就27页PPT

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-2-9 16:47:47 | 显示全部楼层

thanks so much

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-2-10 10:46:28 | 显示全部楼层

真是不錯的好資訊
請問大家會用SV做合成動作嗎?????
一直無法合成

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-2-16 15:18:34 | 显示全部楼层

不错的东西哦

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-2-17 00:01:28 | 显示全部楼层

good tutorial，thanks for a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-3-5 23:33:27 | 显示全部楼层

感谢啊，正需要用systemverilog

回复支持反对

1 ... 43 44 45 464748 49 50 51 ... 53 / 53 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-28 11:52 , Processed in 0.022873 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表