DDR3 SPEC

ljsh · 发表于 2009-12-10 13:40:54

我发贴，出大血，顶楼主

ljsh · 发表于 2009-12-10 13:42:29

我发贴，出大血，顶楼主

offset · 发表于 2009-12-22 14:57:54

为什么又三个part2？

luhan13365 · 发表于 2009-12-27 15:01:40

Herewith the JESD79-3C, Nov 2008

nigolaskaiqe · 发表于 2009-12-30 23:42:53

器，存储周期需要100ns～200ns，在每次进行存储访问时，处理器都需要等待存储器将数据准备好，或者等待数据写入成功后才能继续执行，这样CPU更多的时间是处于等待状态。高速缓冲存储器（cache）和写缓冲区（write buffer器，存储周期需要100ns～200ns，在每次进行存储访问时，处理器都需要等待存储器将数据准备好，或者等待数据写入成功后才能继续执行，这样CPU更多的时间是处于等待状态。高速缓冲存储器（cache）和写缓冲区（write buffer器，存储周期需要100ns～200ns，在每次进行存储访问时，处理器都需要等待存储器将数据准备好，或者等待数据写入成功后才能继续执行，这样CPU更多的时间是处于等待状态。高速缓冲存储器（cache）和写缓冲区（write buffer