在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2656|回复: 7

关于PLL

[复制链接]
发表于 2008-10-12 16:46:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请问在Quartus2中怎么使用PLL啊?
发表于 2008-10-12 22:15:38 | 显示全部楼层
不懂 我是菜鸟
回复 支持 反对

使用道具 举报

发表于 2008-10-22 09:07:12 | 显示全部楼层
多下点东西看看先!
回复 支持 反对

使用道具 举报

发表于 2008-10-22 15:23:01 | 显示全部楼层
好像有些FPGA里面有准备好的programmable PLL

要不LZ到Altera主页上搜phase lock loop看有没相关的文章之类的?
回复 支持 反对

使用道具 举报

发表于 2008-10-22 15:56:08 | 显示全部楼层
你可以添加ALTPLL这个IP核,这个就是ALTERA的FPGA中的PLL
回复 支持 反对

使用道具 举报

发表于 2008-10-22 21:00:28 | 显示全部楼层

参考软件自带的HELP

可以参考软件附带的资料
回复 支持 反对

使用道具 举报

发表于 2008-10-22 23:16:02 | 显示全部楼层
可以直接例化ip core吧
回复 支持 反对

使用道具 举报

发表于 2009-3-23 17:30:17 | 显示全部楼层
   岸不知道
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 11:57 , Processed in 0.015867 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表