在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: pengling

请教: candence模拟仿真怎么看输出阻抗值

[复制链接]
发表于 2015-7-26 10:19:56 | 显示全部楼层
哦··········
发表于 2015-7-26 14:52:07 | 显示全部楼层
二楼好方法,又学了一招,谢谢了
发表于 2017-10-14 13:28:31 | 显示全部楼层
二楼好方法
发表于 2017-10-14 17:44:46 | 显示全部楼层
2#的方法Razavi有提到,也可以是加AC magnitude=1V的vdc源然后看输出电流得到输出阻抗值
发表于 2020-2-25 17:56:03 | 显示全部楼层
请问这个问题解决了没?如果开环运放,输入短接,有一点点offset,输出节点的直流工作点就偏移了。导致你的输出阻抗减小。如何解决,自己加一个小的VDM?
发表于 2020-3-2 15:04:18 | 显示全部楼层


残桥挂月 发表于 2015-7-25 21:59
二楼正解,我也是这么干的


请问我这么仿真有什么问题吗?为什么测到的漏极ac电压是0
图片1.png
发表于 2020-3-2 15:10:48 | 显示全部楼层
#14 的方法试了下,不知道这个结果对不对?电流也就100uA的样子
图片3.png
图片2.png
发表于 2021-3-11 16:26:48 | 显示全部楼层
输出阻抗为什么随着频率变化而变化呢
发表于 2021-5-31 22:05:57 | 显示全部楼层
学习
发表于 2021-12-23 11:01:28 | 显示全部楼层


SEU_Bear 发表于 2021-3-11 16:26
输出阻抗为什么随着频率变化而变化呢


频率高,就得考虑到寄生的影响了,所以输出阻抗变小。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 15:11 , Processed in 0.022903 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表