怎样设计低频PLL？

tigermouth · 发表于 2008-9-21 11:17:29

您需要登录才可以下载或查看，没有账号？注册

x

请教：

对于
低输入频率=大约几百Hz（如200Hz）；
输出频率=输入频率的256倍频；
输出频率作时钟用。

这样的锁相环有怎样的设计原则？
采用什么样的架构最合适？
怎样去补偿？

欢迎大家指教，讨论！

mmic1978 · 发表于 2009-3-24 15:46:31

这个一般归类于 Clock Generator
采用全 CMOS 结构

needforspeed · 发表于 2009-3-27 04:20:15

片外滤波器

prof3 · 发表于 2009-3-27 06:00:23

Also you can try digital type PLL.