在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bearjoe1

Matlab HDL design

[复制链接]
发表于 2009-8-15 23:08:35 | 显示全部楼层
eetop
发表于 2009-8-17 17:38:07 | 显示全部楼层
我觉得matlab hdl设计还是部分具有实用性的,主要是和xilinx的system generator结合的时候。
xilinx在matlab的simulink中提供了一大堆block,这些block一般整合在一起需要一个controller,如果只熟悉m code而不熟悉hdl的人,可以用m代码编写这个controller,只要遵循xilinx的推荐的状态机程序风格以及使用xilinx规定的定点数据类型即可。我想状态机的综合技术应该是非常成熟了,无论用什么语言写都可以综合出高效的电路。
具体请参考xilinx system generator的有关文档,其中说的很清楚,耐心的看1h即可开始自己写m-code的状态机了。
发表于 2009-8-17 17:42:49 | 显示全部楼层
我上面说的内容具体可参考这个pdf的Compiling MATLAB into an FPGA章节。

sysgen_user.part1.rar

4.58 MB, 下载次数: 2 , 下载积分: 资产 -3 信元, 下载支出 3 信元

sysgen_user.part2.rar

2.66 MB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

头像被屏蔽
发表于 2009-9-8 13:01:47 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-9-17 22:59:02 | 显示全部楼层
看看,正需要这方面的东西
发表于 2009-9-17 23:11:56 | 显示全部楼层
看看先,正需要
发表于 2009-9-17 23:14:08 | 显示全部楼层
看看先,正需要
发表于 2009-9-27 13:20:36 | 显示全部楼层


原帖由 wang_200200000 于 2008-9-22 11:09 发表 没什么用的东西,基本不能综合出来电路,仿真验证时候可以有些微的用处,建议大家不要下了。有空还不如自己学点电路的架构,自己编写。



matlab里面生成的代码都是基于VERILOG2001的,而现在很多工具默认不开,所以综合的时候要自己开启VERILOG2001支持选项。我试过DEMOS里面的FIR的代码,用SYNPLIFY综合通过。

这个东西更多的意义在于快速原型开发和建立测试平台。所以不要指望能解决所有事情(要真这样,搞数字前端的岂不是要失业了..).
发表于 2009-9-28 10:59:08 | 显示全部楼层
不是很懂哦,是matlab跟硬件描述语言之间的什么关系吗?
发表于 2009-9-28 11:00:21 | 显示全部楼层
不是很懂哦,是matlab跟硬件描述语言之间的什么关系吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

如何优化 SoC 设计

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 14:45 , Processed in 0.025079 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表