在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2917|回复: 1

高性能VI SI设计中时钟分布网络的问题与解决方法

[复制链接]
发表于 2008-9-10 19:59:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
高性能VLSI设计中时钟分布网络的问题与解决方法
Issues and Solutions of the Clock Distribution
Network in High-Performance VLSI Design
刘祥远.陈书明
LIU Xiang-yuan,CHEN Shu-nling
(国防科技大学计算机学院,湖南长沙410073)
(School of Computer Science,National University of Defense Technology,Changsha 410073,China)
摘要:本文介绍了深亚微米工艺下高性能vI SI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计
的一般方法,最后指出了时钟分布网络设计研究的发展方向。
高性能VLSI设计中时钟分布网络的问题与解决方法.pdf (257.57 KB, 下载次数: 45 )
头像被屏蔽
发表于 2008-9-11 10:11:07 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:23 , Processed in 0.020627 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表