EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 东南大学Verilog讲义

1 ... 5 6 7 8 9 10 11 1213 / 13 页

楼主: llshu1860

东南大学Verilog讲义

[复制链接]

haipsunj

发表于 2010-1-23 22:20:01 | 显示全部楼层

谢谢了哦

回复支持反对

qq847941010

发表于 2010-4-7 19:29:57 | 显示全部楼层

看看再说

EETOP创芯人才网职位发布入口

回复支持反对

linyuanfei

发表于 2010-7-12 13:32:36 | 显示全部楼层

感谢Q

回复支持反对

linyuanfei

发表于 2010-7-12 14:03:10 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

flyinmo

发表于 2010-7-12 15:26:25 | 显示全部楼层

楼主是个啥情况

1# llshu1860

EETOP创芯人才网简历投递入口

回复支持反对

水刀点木

发表于 2011-8-21 19:51:21 | 显示全部楼层

不错啊啊啊啊

EETOP创芯人才网职位发布入口

回复支持反对

nicepooh

发表于 2011-12-21 20:17:09 | 显示全部楼层

回复 1# llshu1860

多谢楼主，辛苦了！！

EETOP创芯人才网简历投递入口

回复支持反对

15123029576

发表于 2022-7-9 22:01:04 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

jdk

发表于 2022-8-14 11:16:35 | 显示全部楼层

看看再说

EETOP创芯人才网简历投递入口

回复支持反对

1 ... 5 6 7 8 9 10 11 1213 / 13 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-17 14:46 , Processed in 0.020905 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

东南大学Verilog讲义

浏览过的版块

站长推荐 /1