请问vco的增益一般多少为合适呀?

allin · 发表于 2008-8-29 18:08:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问vco的增益一般多少为合适呀?
设计了一个1.6G的ring osc, 增益为3.5G/V, 会不会太高了?增益太高会对pll产生影响吗? 比如说稳定性,jitter等
谢谢!

shmilyjx · 发表于 2008-8-31 18:05:45

Vco增益太高，那么起对VCtrl非常敏感，而由于噪声等非理想因素的存在，使得VCtrl即使在锁定情况下也是存在波动的，从而使得VCO输出频率抖动，即输出频率抖动会变大

jiangfire · 发表于 2008-8-31 21:03:24

如果你的Ip比较小，而且LPF比较大，那么其实还好。
直观的想，
对于你的VCO，要是VCNT有10mV抖动，
输出频率抖动其实就是1600Mhz +/- (0.01*Kvco)，
1600 +/- 30Mhz而已，1570 - 1630Mhz而已，换算成cycle jitter其实很不大
如果是clock应用的PLL，其实是毛毛雨吧

multiplus · 发表于 2008-8-31 21:40:38

学习中，呵呵

watersheep · 发表于 2008-9-1 09:25:25

据我所知，一般300－500Mhz/V是比较好的。

scutlan · 发表于 2008-9-1 10:43:12

看你对相位噪声，jitter的要求？

allin · 发表于 2008-9-1 20:59:13

非常感谢各位，不吝赐教。
该pll是用于产生clock的，要求jitter能越小越好。

请问vco的增益一般多少为合适呀?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2