设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › A_Practical_Guide_for_SystemVerilog_Assertions的所有 ...
123456789
返回列表 发新帖
楼主: fslrayman

A_Practical_Guide_for_SystemVerilog_Assertions的所有源码

[复制链接]
发表于 2023-12-22 14:25:15 | 显示全部楼层


   
lixf 发表于 2009-4-17 09:58
解压不了啊



设置为显示文件后缀名，连后缀名一起改
把A_Practical_Guide_for_SystemVerilog_Assertions_CD.001.zip改成A_Practical_Guide_for_SystemVerilog_Assertions_CD.zip.001
回复 支持 反对

使用道具 举报

发表于 2023-12-22 14:27:22 | 显示全部楼层
虽然年数已多，我只是想多赚积分
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 18:42 , Processed in 0.017715 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表