设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法（剑桥大学，影印）

12 / 2 页

发新帖

楼主: saint318

可综合的Verilog语法（剑桥大学，影印）

发表于 2008-8-25 21:31:03 | 显示全部楼层

非常感谢

回复支持反对

发表于 2008-8-25 22:02:04 | 显示全部楼层

相信是好document

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2008-9-4 01:47:02 | 显示全部楼层

再顶顶！

回复支持反对

发表于 2011-7-1 16:03:59 | 显示全部楼层

thanks~~~~~~~~

回复支持反对

发表于 2011-7-2 12:11:06 | 显示全部楼层

谢谢楼主！！

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:29 , Processed in 0.015762 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表