设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法（剑桥大学，影印）
12
返回列表 发新帖
楼主: saint318

可综合的Verilog语法（剑桥大学，影印）

[复制链接]
forestmeng
发表于 2008-8-25 21:31:03 | 显示全部楼层
非常感谢
回复 支持 反对

举报

liupardon
发表于 2008-8-25 22:02:04 | 显示全部楼层
相信是好document
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

saint318
 楼主| 发表于 2008-9-4 01:47:02 | 显示全部楼层
再顶顶！
回复 支持 反对

举报

787782240
发表于 2011-7-1 16:03:59 | 显示全部楼层
thanks~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

TTBZT
发表于 2011-7-2 12:11:06 | 显示全部楼层
谢谢楼主！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 01:28 , Processed in 0.018758 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表