设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › usb 协议与verilog
12
返回列表 发新帖
楼主: xinjingzhiyuan

usb 协议与verilog

[复制链接]
gregoden
发表于 2009-3-17 18:21:45 | 显示全部楼层
学习学习
回复 支持 反对

使用道具 举报

发表于 2009-3-27 11:20:12 | 显示全部楼层
骗人的玩意儿
回复 支持 反对

使用道具 举报

发表于 2009-4-8 20:08:26 | 显示全部楼层

eetop

eetop
回复 支持 反对

使用道具 举报

dinsh
头像被屏蔽
发表于 2009-11-26 16:17:55 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-11-27 12:49:29 | 显示全部楼层
很好很强大 usb 协议与verilog
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

leesg
发表于 2009-11-30 23:40:00 | 显示全部楼层
thank you very much , it's good ..
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-1-6 21:46:04 | 显示全部楼层
顶一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

mwg1987
发表于 2011-1-7 11:38:36 | 显示全部楼层
不要浪费金钱了  只有一个协议
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 22:26 , Processed in 0.017544 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表