设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › VerilogA model to measure the DNL & INL of ADC
1 ...456789101112
返回列表 发新帖
楼主: kevinwjs

VerilogA model to measure the DNL & INL of ADC

[复制链接]
OREOL
发表于 2021-4-30 16:23:37 | 显示全部楼层
xie xie
回复 支持 反对

举报

acocacol
发表于 2021-5-3 15:01:58 | 显示全部楼层
appreciated
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ZLXTU
发表于 2021-7-22 10:51:45 | 显示全部楼层
真的好用，good
回复 支持 反对

举报

ZLXTU
发表于 2021-7-22 10:53:47 | 显示全部楼层


crank 发表于 2015-2-22 01:30
不就是自带的 adc_dnl_8bit 和 adc_inl_8bit 么？坑人啊


你说的自带，是在哪里找到的？
回复 支持 反对

举报

ccwang01435
发表于 2021-7-25 16:41:00 | 显示全部楼层

谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cdting
发表于 2021-7-26 10:14:44 | 显示全部楼层
Thanks!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kingkyle11252
发表于 2021-7-26 12:52:53 | 显示全部楼层
just easy code
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:49 , Processed in 0.017319 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表