UC berkeley 45nm 65nm 90nm process model

piao · 发表于 2008-7-29 22:32:54

另外问一下这种model只能做simulation学习用，谁那里有fab的参数。

谢了先

liuhongflyfly · 发表于 2008-7-29 22:43:00

也只能学习用了

semico_ljj · 发表于 2008-7-30 12:39:51

fab 只见过65nm的，45nm的还没有吧！

semico_ljj · 发表于 2008-7-30 12:41:17

原帖由 piao 于 2008-7-29 22:28 发表

 登录/注册后可看大图

你可以查一查level = 54的model使用手册，上面有公式的
或者看一看hspice的手册。下面是一个简化的

http://www.ece.uci.edu/docs/hspice/hspice_2001_2-173.html

感谢达人！

semico_ljj · 发表于 2008-7-30 12:44:42

基本理解了：

TOXE Electrical gate equivalent oxide thickness

TOXP Physical gate equivalent oxide thickness

手算可以采用 Toxe

semico_ljj · 发表于 2008-7-30 12:45:59

45nm的Vdd估计只能是0。5～0。6V左右！

semico_ljj · 发表于 2008-7-30 18:38:35

semico_ljj · 发表于 2008-8-15 09:37:27

zan……

semico_ljj · 发表于 2008-9-10 16:58:43

gold<>

魅力之星 · 发表于 2008-11-25 16:45:51

正需要呢，呵呵，学习一下

UC berkeley 45nm 65nm 90nm process model

站长推荐 /1