设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Wiley.Verilog.Coding.for.Logic.Synthesis.ebook

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

楼主: forest103459

Wiley.Verilog.Coding.for.Logic.Synthesis.ebook

发表于 2009-3-5 14:08:43 | 显示全部楼层

too many attachment

回复支持反对

使用道具举报

发表于 2009-3-7 10:52:03 | 显示全部楼层

very good, thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-3-8 01:16:16 | 显示全部楼层

thanks，good

回复支持反对

使用道具举报

发表于 2009-5-12 22:54:32 | 显示全部楼层

thank you

回复支持反对

使用道具举报

发表于 2009-5-13 11:09:28 | 显示全部楼层

Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-5-13 11:17:31 | 显示全部楼层

Thanks for sharing!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-7-5 14:19:02 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-7-5 14:21:18 | 显示全部楼层

xiexie

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-7-5 14:24:20 | 显示全部楼层

duo xie duo xie!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-7-6 06:57:16 | 显示全部楼层

Thanks!!!!

回复支持反对

使用道具举报

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-24 18:46 , Processed in 0.017752 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表