设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【Wiley 2008 新书】FPGA Prototyping Using Verilog Ex ...

1 ... 24 25 26 272829 30 31 32 ... 36 / 36 页下一页

返回列表发新帖

楼主: benemale

【Wiley 2008 新书】FPGA Prototyping Using Verilog Examples

发表于 2009-9-14 01:10:05 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2009-10-12 22:29:04 | 显示全部楼层

是ppt文档，不错的资料，谢谢分享！

回复支持反对

使用道具举报

发表于 2009-10-12 23:05:03 | 显示全部楼层

谢谢。。。。。

回复支持反对

使用道具举报

发表于 2009-10-12 23:08:15 | 显示全部楼层

56thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-12 23:09:17 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-12 23:10:59 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-12 23:13:35 | 显示全部楼层

90thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-14 19:26:54 | 显示全部楼层

FSM-Based Digital Design Using Verilog HDL

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-14 19:28:29 | 显示全部楼层

好，谢谢，非常感谢！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-14 19:30:09 | 显示全部楼层

好，谢谢，非常感谢！！

回复支持反对

使用道具举报

1 ... 24 25 26 272829 30 31 32 ... 36 / 36 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-1 02:32 , Processed in 0.016583 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表