在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7366|回复: 24

CMOS带隙基准源电路设计的一个问题

[复制链接]
发表于 2008-7-5 11:31:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在CMOS带隙基准源电路设计中 PNP管的面积应该设为多少,在CADENCE下怎么设置,是不是要带上数量级,怎么设啊,高手请支招吧
发表于 2008-7-8 13:18:14 | 显示全部楼层
一般的工艺都使用的是标准pnp,直接使用model就可以,不需要面积
发表于 2008-7-8 14:39:17 | 显示全部楼层




实际CMOS工艺中由于PNP是寄生的器件,所以FAB厂提供的MODEL里只有固定尺寸的PNP,不需要指定面积
发表于 2008-7-8 14:44:14 | 显示全部楼层


原帖由 lambooth 于 2008-7-5 11:31 发表
在CMOS带隙基准源电路设计中 PNP管的面积应该设为多少,在CADENCE下怎么设置,是不是要带上数量级,怎么设啊,高手请支招吧


版图都是固定的直接调用吧
发表于 2008-7-9 12:36:50 | 显示全部楼层

赞楼主~~~赞楼主~~~

赞楼主~~~赞楼主~~~
发表于 2008-7-9 12:40:22 | 显示全部楼层

赞楼主~~~

赞楼主~~~
发表于 2008-7-10 23:55:00 | 显示全部楼层


原帖由 amazehe 于 2008-7-9 14:16 发表
楼上几位说得似乎不太准确,cadence中三极管面积一项代表的是这个三极管由几个基本单元组成的,而这些基本单元的面积是由foundry提供的,只需要填写正确的模型名就行了。如“area”一项设置为8,那么相当于有8个三极 ...



不是area 是multi
发表于 2008-7-11 09:55:48 | 显示全部楼层
正确的解释
发表于 2008-7-11 13:25:19 | 显示全部楼层
设计实际仿真看一下
发表于 2008-7-11 14:42:28 | 显示全部楼层
长知识了


原帖由 hzfeiyun 于 2008-7-8 14:39 发表




实际CMOS工艺中由于PNP是寄生的器件,所以FAB厂提供的MODEL里只有固定尺寸的PNP,不需要指定面积

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:10 , Processed in 0.024194 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表