Berkeley 2007 Ph.D thesis about ADC

schwu

focusing on low power!!!
Low_Voltage_Analog_to_Digital_Converter_Design_in_90nm_CMOS.pdf (3.22 MB, 下载次数: 172 )

2008-7-3 21:16 上传

点击文件名下载附件

nesta

作者 Simone Gambini
导师 Jan M. Rabaey

nesta

Contents
1 Introduction 9
1.1 Background on radios for wireless sensor networks developed in
the picoradio project . . . . . . . . . . . . . . . . . . . . . . . . 11
1.1.1 Converter performance requirements . . . . . . . . . . . . 12
1.2 Thesis organization . . . . . . . . . . . . . . . . . . . . . . . . . 16
2 Design considerations for low-voltage analog/mixed-signal circuits 17
2.1 Process Technology . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1.1 MOSFET model . . . . . . . . . . . . . . . . . . . . . . 18
2.1.2 Small signal gain and capacitance . . . . . . . . . . . . . 19
2.1.3 Thermal Noise . . . . . . . . . . . . . . . . . . . . . . . 27
2.1.4 Gain-Speed Tradeoff . . . . . . . . . . . . . . . . . . . . 28
2.2 Switches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.2.1 Switch Conductance Model . . . . . . . . . . . . . . . . 29
2.2.2 Charge Injection . . . . . . . . . . . . . . . . . . . . . . 31
2.2.3 Charge Leakage . . . . . . . . . . . . . . . . . . . . . . 32
2.2.4 Sampling distortion simulations . . . . . . . . . . . . . . 33
2.3 Circuit design limitations . . . . . . . . . . . . . . . . . . . . . . 38
2.3.1 Thermal Noise . . . . . . . . . . . . . . . . . . . . . . . 38
2.3.2 Device mismatch . . . . . . . . . . . . . . . . . . . . . . 40
2.3.3 Operational amplifier scaling . . . . . . . . . . . . . . . . 40
2.3.4 Other building blocks . . . . . . . . . . . . . . . . . . . . 50
2.4 Converter Architecture selection . . . . . . . . . . . . . . . . . . 53
3 Implementation I: a .5V, 6b, 1.5MS/s successive approximation converter
57
3.1 Converter architecture . . . . . . . . . . . . . . . . . . . . . . . . 57
3.2 Sampling Network design . . . . . . . . . . . . . . . . . . . . . . 58
3.3 Digital to Analog Converter . . . . . . . . . . . . . . . . . . . . . 59
3.4 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
3.5 Digital Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
3.6 Measurement results . . . . . . . . . . . . . . . . . . . . . . . . 65
3.7 Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3.8 Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . 71
3.9 Comparison with previous work . . . . . . . . . . . . . . . . . . 72
3.10 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4 Implementation II: a .5V,6b,1MS/s successive approximation converter
with embedded automatic gain control 77
4.1 Radio Receiver overview . . . . . . . . . . . . . . . . . . . . . . 78
4.2 Sampling network . . . . . . . . . . . . . . . . . . . . . . . . . . 78
4.3 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.3.1 Calibration . . . . . . . . . . . . . . . . . . . . . . . . . 82
4.4 Digital Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
4.5 Clock Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
4.6 Band Gap Reference . . . . . . . . . . . . . . . . . . . . . . . . 87
4.6.1 Core Bandgap design . . . . . . . . . . . . . . . . . . . . 88
4.6.2 Compensation . . . . . . . . . . . . . . . . . . . . . . . 91
4.6.3 Simulated Band-Gap Performance . . . . . . . . . . . . . 91
4.7 Chip Floorplan and layout . . . . . . . . . . . . . . . . . . . . . 92
4.8 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . 93
4.8.1 Offset Calibration . . . . . . . . . . . . . . . . . . . . . . 96
4.8.2 Variable Gain Function . . . . . . . . . . . . . . . . . . . 97
4.8.3 Static Linearity . . . . . . . . . . . . . . . . . . . . . . . 97
4.8.4 Dynamic Performance . . . . . . . . . . . . . . . . . . . 99
4.8.5 Robustness to Vdd . . . . . . . . . . . . . . . . . . . . . . 100
4.8.6 Power Dissipation . . . . . . . . . . . . . . . . . . . . . 102
4.8.7 Comparison with literature . . . . . . . . . . . . . . . . . 103
5 Implementation III: a .65V,100KS/s  −
modulator 105
5.1 Motivation and specifications . . . . . . . . . . . . . . . . . . . . 105
5.2 High level modulator implementation choices . . . . . . . . . . . 107
5.3 Project philosophy . . . . . . . . . . . . . . . . . . . . . . . . . 108
5.4 MATLAB modeling environment . . . . . . . . . . . . . . . . . . 109
5.4.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . 109
5.4.2 Object Oriented Modulator Model . . . . . . . . . . . . . 109
5.4.3 Integration Step . . . . . . . . . . . . . . . . . . . . . . . 110
5.4.4 Model Validation . . . . . . . . . . . . . . . . . . . . . . 113
5.4.5 Modulator Model . . . . . . . . . . . . . . . . . . . . . . 115
5.5 Loop Filter Design . . . . . . . . . . . . . . . . . . . . . . . . . 115
5.6 Circuit Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
5.6.1 Sampling Network . . . . . . . . . . . . . . . . . . . . . 119
5.6.2 Integrator design and optimization . . . . . . . . . . . . . 119
5.6.3 Second and Third Integrators . . . . . . . . . . . . . . . . 126
5.6.4 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . 126
5.6.5 Clock Generation and distribution . . . . . . . . . . . . . 126
5.6.6 Bias Circuits and programmability . . . . . . . . . . . . . 127
5.7 Chip Floorplan and layout . . . . . . . . . . . . . . . . . . . . . 128
5.8 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . 130
5.8.1 Test Setup . . . . . . . . . . . . . . . . . . . . . . . . . . 130
5.8.2 Single tone tests . . . . . . . . . . . . . . . . . . . . . . 130
5.8.3 Interference Rejection . . . . . . . . . . . . . . . . . . . 130
5.9 Conclusions and comparison with literature . . . . . . . . . . . . 134
6 Conclusions and final considerations 137
A Linearity Analysis of a Trit-Based DAC 141
B Analysis of Capacitance Mismatch Induced offset in a regenerative
latch 145

liuzhieetop

fanjx

好好看看看

sumig

好文章，谢谢楼主

du_du404

英文的呢。.......

hustlinjh

thanks!!

hunu_zyf

很好很强大