在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 8386|回复: 4

ISA总线5V转3.3V电路ADG3308应用的问题求教

[复制链接]
发表于 2008-6-21 00:47:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
采用3.3V的LATTICE XP2 FPGA,接ISA总线,由于ISA总线是5V,通过ADG3308双向电平转换电路进行3.3V和5V电平的转换。FPGA的ISA接口信号采用LVTTL电平,ADG3308的VCCA接3.3V,VCCY接5V,EN端接3.3V(改接5V现象一样)。

问题是:
1)FPGA输出的ISA总线SD的三态控制电平和输出数据都是稳定的(通过Lattice的Reveal Logic analyzer探测的数据),但是通过DOS下的debug命令读回的数据也是不稳定的,每次都不一样。通过Lattice的Reveal Logic analyzer探测的ISA总线SD的值也是不稳定的 。
2) 将3308和FPGA之间的连线断开,FPGA的数据总线三态输出SD是稳定的,但是FPGA输出的3.3V高电平一接ADG3308后就变成2.15V,成为ADG3308的VIH临界值(VCCA*0.65),所以输出到ISA总线上的数据就不稳定。
3)将3308去掉,将ISA总线和FPGA直连,读写数据稳定,但是长时间工作会烧FPGA芯片(已经阵亡了一片,555......)

请教ADG3308的使用有什么地方我疏忽了才导致这种情况呢?是因为EN端接恒定电平有不妥吗?欢迎大家踊跃发言
发表于 2008-6-27 10:41:09 | 显示全部楼层

回复

楼主可以查一下你的LVTTL输出电流是多少,对应这个电流去ADG3308资料上找到对应的速率上限。我觉得应该是这个问题
 楼主| 发表于 2008-7-2 21:07:17 | 显示全部楼层
原因是ADG3308的驱动能力不够造成的.
发表于 2010-3-19 19:41:33 | 显示全部楼层
請問一下大俠,後來是怎麼可用的,在ADG3308兩端各加buffer嗎? 謝謝
发表于 2011-1-12 10:01:30 | 显示全部楼层
如何解决的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 22:34 , Processed in 0.023313 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表