设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 数字后端都做些是什么工作啊?
返回列表 发新帖
查看: 14539|回复: 7

数字后端都做些是什么工作啊?

[复制链接]
zhangxiaoyin
发表于 2008-6-10 20:21:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
数字后端都做些是什么工作啊?
工作

相关帖子
回复

举报

saintgang
发表于 2008-6-22 00:30:14 | 显示全部楼层
我也有点模糊
呵呵！
回复 支持 反对

举报

kchunlei
发表于 2008-6-22 14:20:54 | 显示全部楼层
数字后端一般是进行版图实现，是联系设计和工艺的重要的环节
回复 支持 反对

举报

magicball
发表于 2008-6-22 15:05:37 | 显示全部楼层
Placement, CTS (clock tree synthesis), routing, RC extraction, LVS, DRC fix and chip integration, then TO
回复 支持 反对

举报

papertiger
发表于 2008-6-24 14:15:59 | 显示全部楼层
RTL->GDS 全部。

主要是和ｅｄａ　ｔｏｏｌｓ　打交道。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xiihongshi
发表于 2008-6-27 15:29:34 | 显示全部楼层
首先导入相关文件进行布局，包括Macro，PAD等，然后布单元模块，电源线，这就是初步布局了。根据现有布局做时钟分析并植入时钟树，其原因是由于布线不均衡引起模块对时钟的带载能力不同，会造成时钟分布不均衡，植入时钟树就是插入Buffer，均衡带载能力，一般几次时钟优化后，可进行Fire&Ice，抽取RC，然后是功耗分析，和LVS，DRC，其间都要进行时钟收敛，避免再次发散，并进行优化。最后都没问题，可以Tapeout。
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

举报

mibjcc
发表于 2010-3-30 21:33:20 | 显示全部楼层
学习中~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

qq847941010
发表于 2010-4-4 17:03:00 | 显示全部楼层


Placement, CTS (clock tree synthesis), routing, RC extraction, LVS, DRC fix and chip integration, then TO
magicball 发表于 2008-6-22 15:05

                               
登录/注册后可看大图



应该是这样吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:03 , Processed in 0.025057 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表