求助：关于流水线ADC中S/H电路的一些小问题

kaigoal · 发表于 2008-5-30 13:36:14

您需要登录才可以下载或查看，没有账号？注册

x

问连个比较菜的问题，希望高手解答，谢谢先！

1、最基本的采样保持电路是一个MOS开关加个电容Cf，缺点之一是有时钟馈通效应，说的是时钟跳变的时候会把MOS管的栅源电容和漏源电容耦合到输出电容上Cf上，为什会耦合呢？

2、全差分结构是怎样消除底极板采样技术中由于电荷注入效应和时钟馈通效应引起的直流偏移？

lioutau · 发表于 2008-6-17 21:36:47

1 全差分结构具有抑制共模分量的特向，电荷注入和时钟馈统引起的直流偏移可以被看成共模分量
2 电容本来具有耦合的作用

sunday2001 · 发表于 2008-6-30 15:09:06

为了这么好的帖子回复的这么少，有经验的人多给大家分享下你们的经验呀

monoself001 · 发表于 2008-7-5 11:24:45

１．
相当于Ｓ的电容和ｌｏａｄ电容串联，这样时钟信号的变化会反应到输出

hjx00511 · 发表于 2008-12-16 15:52:47

开关管的栅源电容和采样保持电容构成一个电容串联结构。
时钟信号在上升和下降时可看作高频信号。
加在栅极，就相当于栅源电容和采样保持电容对时钟信号进行分压。这样当然会影响输出了。

niulinux · 发表于 2008-12-20 22:08:09

好好学习一下

gibbscn · 发表于 2008-12-21 17:05:51

这个东西，得开专题了

acdxkyz92850 · 发表于 2008-12-21 18:15:51

提示: 作者被禁止或删除内容自动屏蔽

acdxkyz92850 acdxkyz92850 当前离线积分 70 头像被屏蔽	发表于 2008-12-21 18:15:51 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
acdxkyz92850 acdxkyz92850 当前离线积分 70 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

站长推荐 /1