[求助]一些VHDL问题

jiqing

不好意思，我刚刚接触VHDL，看一段USB IPCORE的源码，有一些问题：
use IEEE.VITAL_Timing.all;中VITAL_Timing这个包是做什么用的？
还有
entity ROC is
  generic (InstancePath: STRING := "*";
           WIDTH : Time := 100 ns);
  port(O : out std_ulogic := '1') ;
  attribute VITAL_LEVEL0 of ROC : entity is TRUE;
end ROC;
这里面generic (InstancePath: STRING := "*"; WIDTH : Time := 100 ns);是什么意思？
尤其是那个InstancePath: STRING := "*"的含义。
attribute VITAL_LEVEL0 of ROC : entity is TRUE;这一句是什么含义呢？
请前辈们不吝赐教！

zhuoyue

VITAL_Timing是仿真用的吧，InstancePath: STRING := "*"定义字符串“*”

jiqing

InstancePath: STRING := "*"定义字符串。它的实际意义是什么呢？
还有在USB IPCORE的源码中截取了这样一段：
U1_U3_C2001_C2_C1_C1_C0 : X_LUT4
    generic map (
      INIT => X"D8D8"
    )
    port map (
      ADR0 => U1_REGADDR(0),
      ADR1 => U1_U3_TOGGLE(1),
      ADR2 => U1_U3_TOGGLE(0),
      ADR3 => VCC,
      O => U1_U3_C2001_C2_C1_N8
    );
其中U1_U3_C2001_C2_C1_C1_C0 是器件编号吗？是怎样的编码规则呢？后面的X_LUT4又是怎么回事？generic map (INIT => X"D8D8")表示什么呀？
谢谢！