在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3710|回复: 2

[求助]问一个PLL 瞬态仿真的问题

[复制链接]
发表于 2008-4-21 23:40:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
模拟PLL设计

使用 Cadence的Spectre来做 瞬态仿真 测试检相器和电荷泵的工作是否正常
VCO、 DIVIDER皆为VerilogA模块 其余为schematic view

二阶无源滤波器 当环路滤波器的电容低于1uF时 PLL正常锁定
当环路滤波器电容高于1uF时 其上电压出现振荡 等很久都没有锁定的迹象
很奇怪 不知为何 求好心人解答  

(经计算 PLL开环相位裕度大于60度  PLL闭环带宽大约数千Hz(窄带应用)
晶振输入1MHz         PLL输出100MHz)
发表于 2009-11-18 11:07:20 | 显示全部楼层
1uF?

建议再算下LPF, 取好RC参数,计算下PM, damping factor and settling time
发表于 2009-11-18 13:46:12 | 显示全部楼层
我也不知道,正准备做
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-4 01:11 , Processed in 0.023260 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表