设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 华为fpga设计规范(Verilog Hdl)

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: chenchenbeyond

华为fpga设计规范(Verilog Hdl)

发表于 2010-3-20 19:54:51 | 显示全部楼层

let me cc

回复支持反对

使用道具举报

发表于 2010-4-15 18:52:02 | 显示全部楼层

Verilog HDL

回复支持反对

使用道具举报

发表于 2010-4-17 14:34:26 | 显示全部楼层

thanks!

回复支持反对

使用道具举报

发表于 2010-4-17 14:41:37 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-12 12:25:35 | 显示全部楼层

VERY GOOD

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-13 13:18:39 | 显示全部楼层

see see!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-14 14:33:43 | 显示全部楼层

fghfghdfgdfhfghfgfg

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-29 23:11:31 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-2 12:36:19 | 显示全部楼层

已经下过了！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-5 10:28:06 | 显示全部楼层

vfreferferferferwferwfw

回复支持反对

使用道具举报

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-7 22:59 , Processed in 0.015682 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表