在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3595|回复: 3

模拟设计中的数字模块如何处理?

[复制链接]
发表于 2008-3-24 21:12:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,我现在在做一个模拟IC的设计,可是其中包含了若干个数字的模块,如分频器,计数器,请问这些部分该如何处理?

拿什么工具来做这一部分呢?
发表于 2008-3-24 23:34:15 | 显示全部楼层
可以用FPGA,也可以用SPICE
发表于 2008-3-26 22:46:45 | 显示全部楼层
verilog vhdl都可以。
发表于 2008-3-28 10:01:59 | 显示全部楼层
我觉得比较好的办法是用verilog写代码,综合得到电路后再用混合仿真器仿。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 02:06 , Processed in 0.449895 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表