设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog-HDL编写规范（全）
12下一页
返回列表 发新帖
查看: 2455|回复: 15

Verilog-HDL编写规范（全）

[复制链接]
liurong82
发表于 2008-3-15 23:32:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
verilog-hdl编写规范（全）

Verilog-HDL编写规范（全）.rar

216.02 KB, 下载次数: 56 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

m111111
发表于 2008-3-16 11:25:59 | 显示全部楼层
数字信号处理的FPGA实现(第3版)
回复 支持 反对

举报

leifaye
发表于 2008-3-16 23:07:57 | 显示全部楼层
感谢楼主的分享
回复 支持 反对

举报

yyyabc
发表于 2008-5-12 11:39:19 | 显示全部楼层
有没有 VHDL 的？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1983GG
发表于 2008-7-14 21:46:45 | 显示全部楼层
:lol 哦
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1983GG
发表于 2008-7-14 21:48:47 | 显示全部楼层
gggggggg
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sgsun
发表于 2008-7-15 15:12:58 | 显示全部楼层
HAOSHU
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

huishao
发表于 2008-7-22 01:18:47 | 显示全部楼层
xiexie
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

thinkpub
发表于 2008-7-27 17:10:41 | 显示全部楼层
谢谢,赫赫
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

teshubah
发表于 2008-8-9 00:38:46 | 显示全部楼层
哈哈
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 00:43 , Processed in 0.030772 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表