设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 在FPGA中实现高精度快速除法

123 / 3 页下一页

发新帖

楼主: immonster

在FPGA中实现高精度快速除法

发表于 2011-11-27 08:11:56 | 显示全部楼层

谢谢！

回复支持反对

发表于 2012-5-5 10:23:28 | 显示全部楼层

学习一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-25 20:42:31 | 显示全部楼层

Thanks for sharing.

回复支持反对

发表于 2012-10-26 18:38:03 | 显示全部楼层

好难啊。。。

回复支持反对

发表于 2012-10-27 09:27:44 | 显示全部楼层

乘以被除数的倒数

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-11-15 17:35:11 | 显示全部楼层

太好了，就要他呢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-11-15 20:43:17 | 显示全部楼层

雪中送炭，正要找这个治疗。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-11-16 10:34:50 | 显示全部楼层

高精度快速。。。看起来很诱人啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-2-18 17:25:53 | 显示全部楼层

xiexie fenxiang

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-11-13 21:49:58 | 显示全部楼层

除法还真是个问题

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 04:31 , Processed in 0.022860 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表