设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 免费：Wiley VerilogCoding For Logic Synthesis 2003. ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: xudeqiang

免费：Wiley VerilogCoding For Logic Synthesis 2003.pdf

发表于 2012-2-11 11:25:14 | 显示全部楼层

是免费的吗？呜呜，竟然发现钱不够下载的

回复支持反对

使用道具举报

发表于 2017-7-7 08:55:24 | 显示全部楼层

赞好书

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-7-7 15:10:18 | 显示全部楼层

thnx!

回复支持反对

使用道具举报

发表于 2017-7-11 10:53:10 | 显示全部楼层

太好了，再顶一下，我太高兴了！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-11 08:37:56 | 显示全部楼层

好的參考書，看看~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-12 19:11 , Processed in 0.012771 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表